benchdnn: enable check_ref_impl(=true) for GPU option_set_fwks_* files

Author: h-sadia

tests/benchdnn/inputs/conv/option_set_fwks_ext_gpu

@@ -1,16 +1,16 @@
---reset --dt=f32 --dir=BWD_WB --stag=ab --wtag=ba --dtag=ab mb1024ic4096oc1024_n'bert_large_tr_fp32_tf_mb2'
---reset --dt=f32 --dir=BWD_WB --stag=ab --wtag=ba --dtag=ab mb1024ic1024oc4096_n'bert_large_tr_fp32_tf_mb2'
---reset --dt=f32 --dir=BWD_WB --stag=ab --wtag=ba --dtag=ab mb1024ic1024oc1024_n'bert_large_tr_fp32_tf_mb2'
---reset --dt=f32 --dir=BWD_WB --stag=ab --wtag=ba --dtag=ab mb16384ic3072oc768_n'bert_base_blocked_tr_fp32_tf_mb128'
---reset --dt=f32 --dir=BWD_WB --stag=ab --wtag=ba --dtag=ab mb16384ic768oc3072_n'bert_base_blocked_tr_fp32_tf_mb128'
---reset --dt=f32 --dir=BWD_WB --stag=ab --wtag=ba --dtag=ab mb16384ic768oc768_n'bert_base_blocked_tr_fp32_tf_mb128'
---reset --dt=f32 --dir=BWD_WB --stag=ab --wtag=ab --dtag=ab mb1216ic1024oc30522_n'bert_large_tr_bf16_tf_mb16'
---reset --dt=bf16 --dir=BWD_WB --stag=ab --wtag=ba --dtag=ab mb8192ic4096oc1024_n'bert_large_tr_bf16_tf_mb16'
---reset --dt=bf16 --dir=BWD_WB --stag=ab --wtag=ba --dtag=ab mb8192ic1024oc4096_n'bert_large_tr_bf16_tf_mb16'
---reset --dt=bf16 --dir=BWD_WB --stag=ab --wtag=ba --dtag=ab mb8192ic1024oc1024_n'bert_large_tr_bf16_tf_mb16'
---reset --dt=bf16 --dir=BWD_WB --stag=ab --wtag=ba --dtag=ab mb128ic1000oc1_n'uno_tr_bf16_tf_mb128'
---reset --dt=bf16 --dir=BWD_WB --stag=ab --wtag=ba --dtag=ab mb128ic1000oc1000_n'uno_tr_bf16_tf_mb128'
---reset --dt=bf16 --dir=BWD_WB --stag=ab --wtag=ba --dtag=ab mb128ic2000oc1000_n'uno_tr_bf16_tf_mb128'
---reset --dt=f32 --dir=BWD_WB --stag=ab --wtag=ba --dtag=ab mb128ic1000oc1_n'uno_tr_fp32_tf_mb128'
---reset --dt=f32 --dir=BWD_WB --stag=ab --wtag=ba --dtag=ab mb128ic1000oc1000_n'uno_tr_fp32_tf_mb128'
---reset --dt=f32 --dir=BWD_WB --stag=ab --wtag=ba --dtag=ab mb128ic2000oc1000_n'uno_tr_fp32_tf_mb128'
+--reset --check_ref_impl=true --dt=f32 --dir=BWD_WB --stag=ab --wtag=ba --dtag=ab mb1024ic4096oc1024_n'bert_large_tr_fp32_tf_mb2'
+--reset --check_ref_impl=true --dt=f32 --dir=BWD_WB --stag=ab --wtag=ba --dtag=ab mb1024ic1024oc4096_n'bert_large_tr_fp32_tf_mb2'
+--reset --check_ref_impl=true --dt=f32 --dir=BWD_WB --stag=ab --wtag=ba --dtag=ab mb1024ic1024oc1024_n'bert_large_tr_fp32_tf_mb2'
+--reset --check_ref_impl=true --dt=f32 --dir=BWD_WB --stag=ab --wtag=ba --dtag=ab mb16384ic3072oc768_n'bert_base_blocked_tr_fp32_tf_mb128'
+--reset --check_ref_impl=true --dt=f32 --dir=BWD_WB --stag=ab --wtag=ba --dtag=ab mb16384ic768oc3072_n'bert_base_blocked_tr_fp32_tf_mb128'
+--reset --check_ref_impl=true --dt=f32 --dir=BWD_WB --stag=ab --wtag=ba --dtag=ab mb16384ic768oc768_n'bert_base_blocked_tr_fp32_tf_mb128'
+--reset --check_ref_impl=true --dt=f32 --dir=BWD_WB --stag=ab --wtag=ab --dtag=ab mb1216ic1024oc30522_n'bert_large_tr_bf16_tf_mb16'
+--reset --check_ref_impl=true --dt=bf16 --dir=BWD_WB --stag=ab --wtag=ba --dtag=ab mb8192ic4096oc1024_n'bert_large_tr_bf16_tf_mb16'
+--reset --check_ref_impl=true --dt=bf16 --dir=BWD_WB --stag=ab --wtag=ba --dtag=ab mb8192ic1024oc4096_n'bert_large_tr_bf16_tf_mb16'
+--reset --check_ref_impl=true --dt=bf16 --dir=BWD_WB --stag=ab --wtag=ba --dtag=ab mb8192ic1024oc1024_n'bert_large_tr_bf16_tf_mb16'
+--reset --check_ref_impl=true --dt=bf16 --dir=BWD_WB --stag=ab --wtag=ba --dtag=ab mb128ic1000oc1_n'uno_tr_bf16_tf_mb128'
+--reset --check_ref_impl=true --dt=bf16 --dir=BWD_WB --stag=ab --wtag=ba --dtag=ab mb128ic1000oc1000_n'uno_tr_bf16_tf_mb128'
+--reset --check_ref_impl=true --dt=bf16 --dir=BWD_WB --stag=ab --wtag=ba --dtag=ab mb128ic2000oc1000_n'uno_tr_bf16_tf_mb128'
+--reset --check_ref_impl=true --dt=f32 --dir=BWD_WB --stag=ab --wtag=ba --dtag=ab mb128ic1000oc1_n'uno_tr_fp32_tf_mb128'
+--reset --check_ref_impl=true --dt=f32 --dir=BWD_WB --stag=ab --wtag=ba --dtag=ab mb128ic1000oc1000_n'uno_tr_fp32_tf_mb128'
+--reset --check_ref_impl=true --dt=f32 --dir=BWD_WB --stag=ab --wtag=ba --dtag=ab mb128ic2000oc1000_n'uno_tr_fp32_tf_mb128'